金子 峰雄 (KANEKO, Mineo)教授, セキュリティ・ネットワーク領域長
情報科学系, セキュリティ・ネットワーク領域

Misc

173件
A General Model of Timing Correction by Temperature Dependent Clock Skew (VLSI設計技術) -- (デザインガイア2017 : VLSI設計の新しい大地)
金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 117, 273, 183-188, 2017
コンポーネント間近接制約に基づいた混合誤り訂正機構と回路面積評価 (VLSI設計技術)
呉 政訓, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116, 478, 151-156, 2017
シミュレーテッド・アニーリングを利用した並列プレフィックス加算器の構成 (VLSI設計技術)
本 敬之, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116, 478, 139-144, 2017
回路動作温度範囲に対する最適スキュー温度特性 (VLSI設計技術)
曽我 慎, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116, 478, 91-96, 2017
スキュー調整を考慮した高位合成のMILP定式化 (VLSI設計技術)
志村 甲斐, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116, 478, 97-102, 2017
マルチ・ドメイン・スキュー割り当てを考慮した資源割り当てとドメイン分割 (VLSI設計技術)
李 暁光, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116, 478, 85-90, 2017
製造後スキュー調整による動作速度最大化のためのデータパス資源割り当て (VLSI設計技術)
勝又 一穂, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 115, 465, 173-178, 2016
A Note on the Optimization for Multi-Domain Latch-Based High-Level Synthesis (VLSI設計技術)
井上 恵介, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 115, 465, 37-42, 2016
コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成 (VLSI設計技術)
呉 政訓, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 115, 465, 31-36, 2016
コンポーネント間近接制約を考慮した耐ソフトエラーデータパス合成 (VLSI設計技術)
呉 政訓, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 115, 338, 159-164, 2015
A Study on DVFS for Heterogeneous Task Set (VLSI設計技術)
金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 115, 338, 63-68, 2015
整数線形計画法による高面積効率耐ソフトエラーデータパス回路合成 (VLSI設計技術)
呉 政訓, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 114, 476, 67-72, 2015
Timing-Test Scheduling for PDE Tuning Considering Multiple-Path Testability (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)
金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 114, 328, 149-154, 2014
耐ソフトエラーデータパス回路の最適設計のためのチェック変数選択 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地)
呉 政訓, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 114, 328, 129-134, 2014
再利用のためのRTLからの関数コード生成手法 (VLSI設計技術)
立岡 真人, 青木 利晃, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 113, 454, 171-176, 2014
極低電圧集積回路のための基板バイアス・タイミングスキュー同時調整 (VLSI設計技術)
久保 辰徳, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 113, 454, 159-163, 2014
積極的資源共有による高面積効率耐ソフトエラーデータパス回路の設計 (VLSI設計技術)
呉 政訓, 金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 113, 454, 119-124, 2014
Scheduling of PDE Setting and Timing Test for Post Silicon Skew Tuning (VLSI設計技術 デザインガイア2013 : VLSI設計の新しい大地)
金子 峰雄
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 113, 320, 269-274, 2013
Test Planning for Post-Silicon Skew Tuning Based on Graph Partitioning (VLSI設計技術)
金子 峰雄
電子情報通信学会技術研究報告 : 信学技報, 112, 451, 129-133, 2013
タイミングマージンーを考慮した製造後スキュー調整のためテスト計画
金子 峰雄
電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report, 112, 321, 153-158, 2012
製造後スキュー調整性を最大化するRTL資源割当手法
春田 洋佑, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 111, 450, 43-48, 2012
A Basic Study on Timing-Test Scheduling for Post-Silicon Skew Tuning (VLSI設計技術)
金子 峰雄
電子情報通信学会技術研究報告 : 信学技報, 111, 324, 159-164, 2011
製造後スキュー調整のためのタイミングテスト計画に関する一検討
金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 111, 324, 159-164, 2011
マルチドメイン・クロックスキュー最適化におけるレジスタ割り当てとドメイン割り当て
井上 恵介, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 111, 216, 61-66, 2011
A-3-17 タイミングテストを利用するLSI製造後スキュー調整アルゴリズム(A-3.VLSI設計技術,一般セッション)
李 健, 金子 峰雄
電子情報通信学会ソサイエティ大会講演論文集, 2011, -, 2011
準相補MOSを用いたデジタル回路の低消費電力化設計
曽和 修一, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 110, 432, 37-42, 2011
速度性能とタイミングスキュー調整特性に優れたデータパスの合成手法
党 羽, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 110, 432, 99-104, 2011
スキュー調整性のための順序彩色資源割り当てのILP解法
金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 110, 316, 131-136, 2010
コードベース三次元直方体配置における隣接挿入操作とその効果
上杉 伸, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 110, 316, 149-154, 2010
部品配置問題への一アプローチ : Sequence Pair とその展開
金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 110, 283, -, 2010
スキュー調整可能性を考慮した資源割り当てと順序彩色
金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 110, 210, 1-6, 2010
可変順序付レジスタ割り当てにおけるクロッキングパターン最小化
井上 恵介, 金子 峰雄
電子情報通信学会技術研究報告. SIP, 信号処理 : IEICE technical report, 110, 88, 1-6, 2010
タイミングスキュー調整可能データパスの合成条件
手原 亮, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 109, 462, 139-144, 2010
メッシュグラフ埋め込みにおける埋め込みパターンと関連操作
佐藤 円, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 109, 434, 69-74, 2010
高位合成の完全ILP記述に基づくマルチプレクサの最小化
井上 恵介, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 109, 315, 13-18, 2009
整数計画法によるグラフ埋め込みの定式化とLSI配線への応用
井上 恵介, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 109, 300, 65-70, 2009
整数計画法による高位合成の完全定式化
井上 恵介, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 109, 201, 19-24, 2009
A-1-9 エッジリスト付き彩色問題の計算複雑度とアルゴリズムについて(A-1. 回路とシステム,一般セッション)
井上 恵介, 金子 峰雄
電子情報通信学会ソサイエティ大会講演論文集, 2009, -, 2009
制御タイミングのばらつきを考慮した資源共有とスケジュール手法
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. SIP, 信号処理 : IEICE technical report, 109, 112, 25-30, 2009
冗長化アルゴリズムからの耐故障データパス自動合成
坪石 優, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 108, 478, 35-40, 2009
可変式順序制約付レジスタ割り当て問題のアルゴリズム
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 108, 478, 23-28, 2009
制御のタイミングスキューおよびストールに基づくLSIチューニング
上原 八弓, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 108, 412, 87-92, 2009
順序制約付レジスタ割り当てにおけるレジスタ数の上界に関する考察
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. CAS, 回路とシステム, 108, 388, 147-152, 2009
A Note on the NP-completeness of the Ordered Coloring on Unite Interval graphs
井上 恵介, 金子 峰雄
電子情報通信学会総合大会講演論文集, 16, -, 2009
スキュー最適化を前提とするデータパス合成におけるスケジュール可能解空間の拡大
小畑 貴之, 金子 峰雄
情報処理学会研究報告. SLDM, [システムLSI設計技術], 137, 157-162, 2008
タイミング制御による性能を考慮した耐遅延変動データパス合成
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 108, 298, 151-156, 2008
スキュー最適化を前提とした実行可能な資源割り当て及び演算順序
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 108, 224, 19-24, 2008
レジスタクラスタリングによる耐遅延変動データパス合成
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 108, 224, 25-30, 2008
高位合成における順序制約付レジスタ割り当て
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. SIP, 信号処理 : IEICE technical report, 108, 109, 7-12, 2008
データパス合成における最小遅延補正演算器数の最小化手法 (VLSI設計技術)
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告, 107, 506, 19-24, 2008
二次元トーラス空間内の矩形配置に対するコード表現手法
柴田 貴之, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 107, 362, 37-42, 2007
データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 107, 336, 25-30, 2007
データパス合成におけるスキューを用いたスケジュール改善手法
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 107, 336, 31-36, 2007
RTデータパス合成におけるスキュー最適化を含むリスケジューリング手法
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 107, 103, 31-36, 2007
データパスにおける遅延変動耐性に関する基礎的検討 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (高位合成)
井上 恵介, 金子 峰雄, 岩垣 剛
回路とシステム軽井沢ワークショップ論文集, 20, 649-654, 2007
配線長を考慮した半順序制約付きシーケンスペアによるモジュール配置の評価と考察
矢野 勇生, 金子 峰雄
電子情報通信学会技術研究報告. SIP, 信号処理, 106, 569, 63-68, 2007
高位合成におけるスキュー・スケジュール・クロック同時最適化問題の計算量
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 106, 512, 31-36, 2007
遅延ばらつきを考慮したデータパス合成に関する基礎的考察
井上 恵介, 金子 峰雄, 岩垣 剛
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 106, 387, 77-82, 2006
データパス合成における制御信号のスケジュール及びスキューの同時最適化問題の計算複雑さについて
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 106, 387, 83-88, 2006
二次配線長最小化を利用したシーケンスペアの解空間縮小
矢野 勇生, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 106, 366, 25-30, 2006
シーケンス・ペアによるモジュール配置における規範配置を利用した解空間縮小
金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 106, 113, 25-28, 2006
Dual-rail two-phase asynchronous datapath synthesis based on aggressive register sharing model (高位設計)
Ohashi Koji, Kaneko Mineo
回路とシステム軽井沢ワークショップ論文集, 19, 589-594, 2006
A-3-9 温度並列SAのシーケンスペアによるパッキング問題への適用(A-3.VLSI設計技術,一般講演)
小畑 貴之, 金子 峰雄, 平石 邦彦
電子情報通信学会総合大会講演論文集, 2006, -, 2006
RTレベルデータパス合成におけるスケジュールとスキュー割り当ての同時最適化
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 105, 504, 31-36, 2006
2線2相方式非同期式データパス合成における資源共有モデルの検討
大橋 功治, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 105, 504, 37-42, 2006
実行可能スケジュール・資源割当のための極小生存期間重なり集合
尾塩 和亮, 金子 峰雄
情報処理学会研究報告. SLDM, [システムLSI設計技術], 122, 61-66, 2005
実行可能スケジュール・資源割当のための極小生存期間重なり集合
金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 105, 442, 19-24, 2005
周期的繰り返し配置を表現する Sequence Triple の統計的性質に関する考察
金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 105, 388, 31-36, 2005
Control Signal Skew Scheduling for RT Level Datapaths (組込技術とネットワークに関するワークショップ)
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告, 104, 738, 13-17, 2005
RTレベルデータパスにおけるコントロールスキュースケジューリング
小畑 貴之, 金子 峰雄
情報処理学会研究報告. SLDM, [システムLSI設計技術], 119, 103-107, 2005
周期的繰り返し配置の解表現と配置最適化
金子 峰雄, 小川 智之
電子情報通信学会技術研究報告. CAS, 回路とシステム, 104, 557, 7-12, 2005
マルチプレクサ制御のスケジュールとスキュー割り当ての同時最適化
小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 104, 557, 13-18, 2005
資源割り当て駆動スケジューリングにおけるレジスタ間転送自動挿入
小畑 貴之, 金子 峰雄, 田湯 智
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 103, 40, 7-12, 2003
計算アルゴリズムの局所的類似性とそのデータパス合成への応用
厚見 吉彦, 大橋 功治, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 103, 40, 13-18, 2003
回路階層構造の動的再構築を伴う力学的手法に基づくフロアプラン合成
小原 正寛, 高島 康裕, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 102, 683, 13-18, 2003
幅制約モジュール配置問題のSAを用いた最適化手法
田湯 智, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 102, 476, 109-114, 2002
冗長化アルゴリズムにおける資源共有を考慮した耐故障データパス合成
尾塩 和亮, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 102, 73, 19-24, 2002
シーケンスペアに基づく配置解空間の効率的なSA探索のための隣接解選択
田湯 智, 小畑 貴之, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 102, 72, 25-30, 2002
繰り返し分割再配置による2次元配置最適化手法
金子 哲, 高島 康裕, 佐藤 眞司, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 101, 694, 1-8, 2002
繰り返し周期に対する感度に基づく発見的資源割り当て駆動スケジューリング
大橋 功治, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 101, 467, 97-102, 2001
3次元パッキングに基づく動的再構成スケジューリング
横山 順一, 金子 峰雄, 田湯 智
電子情報通信学会技術研究報告. CAS, 回路とシステム, 100, 718, 43-50, 2001
Simulated Quenching 法に基づく2次元配置最適化手法
平間 孝廉, 高島 康裕, 佐藤 真司, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 100, 646, 7-12, 2001
資源割り当て駆動パイプラインスケジューリングとその高位合成への応用
萬屋 俊之, 大橋 功治, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 100, 646, 43-48, 2001
逐次的モジュール配置改善を伴うデータパス合成
大橋 功治, 金子 峰雄, 田湯 智
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 99, 659, 1-8, 2000
大域的配線を考慮したフロアプラン生成のためのグラフ平面化
金 泓徳, 金子 峰雄, 田湯 智
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 99, 659, 33-40, 2000
拡大次元閾値フィルタリング : 非線型フィルタの一クラスとして
金子 峰雄, 前川 靖明
電子情報通信学会技術研究報告. CAS, 回路とシステム, 99, 552, 1-8, 2000
先行制約付きタスクの通信遅延を考慮した効率的スケジューリング
桂 元保, 田湯 智, 金子 峰雄
電子情報通信学会技術研究報告. CAS, 回路とシステム, 99, 552, 55-62, 2000
"Extended Dimensional Threshold Filtering : A Class of Nonlinear Filtering"(共著)
CAS99-111, 1-8, 2000
Checking scheme for ABFT systems based on modified PD graph under an error generation propagation model
CS Park, M Kaneko
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 6, 1002-1008, 1999
スキャンレジスタ数の最小化を目的とするデータパス合成
志水 雄一郎, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 98, 625, 41-47, 1999
配線資源を考慮した高位合成
西尾 喜孝, 金子 峰雄, 田湯 智
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 98, 625, 49-56, 1999
エルモア遅延モデルに基づく最大信号伝播遅延最小化スタイナー配線
門地 忠夫, 田湯 智, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 98, 624, 27-34, 1999
Assignment Based Approach to High Level Synthesis for Net Relevant Design Criteria
VLD98-147, 49-56, 1999
高信頼シストリックアレイのデータ通信設計におけるスケジューリングと耐故障性
金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 97, 577, 103-110, 1998
VLSI/PCB placement with obstacles based on sequence pair
H Murata, K Fujiyoshi, M Kaneko
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 17, 1, 60-68, 1998
Reconfiguration of Torus PE Networks for Fault Tolerant WSI Impelementations
Proceedings of Aisa-Pacific Conference on Circuits and Systems, 791-794, 1998
Checking Scheme for ABFT Systems Based on Modified PD Graph under an Error Generation/Propagation Model(共著)
Proceedings of International Technical Conference on Circuits/Systems, Computers and Communications, (]G0002[), 1703-1706, 1998
An Efficient Technique for Design of ABFT Systems Based on Modified PD Graph(共著)
Proceedings of International Conference on Massively Parallel Computing Systems, 343-349, 1998
Scheduling and Reliability Aspects Data Routing in Triplicated TMR Systolic/Multiprocessor Systems
Proceedings of International Conference on Massively Parallel Computing Systems, 335-342, 1998
LMS-based algorithms with multi-band decomposition of the estimation error applied to system identification
FGV Resende, PSR Diniz, K Tokuda, M Kaneko, A Nishihara
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E80A, 8, 1376-1383, 1997
耐故障三重化シストリックアレイにおける高信頼通信路共有
金子 峰雄, 朴 春植
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 97, 139, 127-134, 1997
ソフトモジュールを含む配置問題の一解法
藤吉 邦洋, 三輪 剛史, 村田 洋, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 96, 556, 63-70, 1997
計算処理オンライン誤り訂正の一最適設計
津曲 康史, 金子 峰雄
電子情報通信学会技術研究報告. VLD, VLSI設計技術, 96, 555, 41-48, 1997
Multi-band decomposition of the linear prediction error applied to adaptive AR spectral estimation
FGV Resende, K Tokuda, M Kaneko, A Nishihara
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E80A, 2, 365-376, 1997
VLSI/PCV Module Placement with Obstacles Based on Sequence-Pair(共著)
Proceedings of International Symposium on Physical Design, -, 1997
Multi-Band Decomposition of the Linear Prediction Error Applied to the Least-Mean-Square Method with Fixed and Variable Step-Sizes(共著)
Proceedings of Internatinal Symposium on Circuits and Systems, -, 1997
Adaptive AR Spectral Estimation Based on Multi-Band Decomposition of the Linear Prediction Error with Variable Forgetting Factors(共著)
Proceedings of International Conference on Acoustics, Speech, and Signal Processing, -, 1997
Concurrent Cell Generation and Mapping for CMOS Logic Circuits(共著)
Proceeding of ASPDAC'97, 247-252, 1997
A systematic design of fault tolerant systolic arrays based on triple modular redundancy in time-processor space
M Kaneko, H Miyauchi
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E79D, 12, 1676-1689, 1996
Adaptive AR spectral estimation based on wavelet decomposition of the linear prediction error
FGV Resende, K Tokuda, M Kaneko
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E79A, 5, 665-673, 1996
フラクタル構造推定に基づく画像復元(共著)
電子情報通信学会技術報告, IE95-141, 9-14, 1996
演算モジュール故障に対する耐故障化システム合成手法(共著)
電子情報通信学会技術報告, VLD95-144, 9-16, 1996
トラック数制約下におけるWSIネットワーク再構成(共著)
電子情報通信学会技術報告, VLD95-143, 1-8, 1996
非一様解像度フィルタに基づく適応アルゴリズム(共著)
電子情報通信学会論文誌, J78-A, 9, 1092-1102, 1996
RLS Algorithms for Adaptive AR Spectrum Analysis Based on Multi-Band Decomposition of the Linear Prediction Error(共著)
Proceedings of TENCON'96, 541-546, 1996
Image restoration based on estimation of fractal structure
T Hamano, K Tokuda, M Kaneko
1996 IEEE TENCON - DIGITAL SIGNAL PROCESSING APPLICATIONS PROCEEDINGS, VOLS 1 AND 2, 311-316, 1996
Link sharing scheme for fault tolerant systolic arrays based on mixed spatial-temporal triple modular redundancy
M Kaneko, H Miyauchi, CS Park
APCCAS '96 - IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS '96, 472-475, 1996
Image Restoration Based on the Estimate of Fractal Structures
IE95-141, 9-14, 1996
CMOS Logic Circuit Synthesis with Iterative Cell Optimization(共著)
VLD95-152, 73-80, 1996
Network Reconfiguration on WSI with Limited Number of Tracks
VLD95-143, 1-8, 1996
ベクトル電子化を用いた画像復元(共著)
電子情報通信学会技術報告, 41-48, 1995
2次元メッシュアレーの再構成における必要トラック数評価(共著)
電子情報通信学会論文誌, J78-A, 9, 1119-1132, 1995
VLSIディジタルフィルタの演算精度最適化
電子情報通信学会技術報告, CAS94-129, 65-72, 1995
二次元メッシュアレー再構成におけるトラック数評価
電子情報通信学会技術報告, CAS94-106, 101-108, 1995
耐故障シストリックアレイの系統的設計手法
電子情報通信学会技術報告, CAS94-105, 93-100, 1995
電子回路の定性的記号過渡解析
電子情報通信学会技術報告, CAS94-114, 161-168, 1995
Image Restoration Through Vector Quantization
IE95-81, 41-48, 1995
A Systematic Generation of Fault Tolerant Systolic Arrays Based on Multiplicated Multiple Modular Redundancy(共著)
Proceedings of ASP-DAC'95/CHDL'95/VLSI'95,, 829-836, 1995
A Study on the Number of Tracks Required for the Reconfiguration of the Mash-Connected PE Networks
J78-A, 9, 1119-1132, 1995
Roundoft Noise and Sensitivity Minimization for Systolic Digital Filters.
CAS94-129, 65-72, 1995
Evaluation of the Number of Tracks Required for Reconfiguring 2-D Processor Arrays
CAS94-106, 101-108, 1995
A Systematic Design for Fault-Tolerant Systolic Arrays Based on Multiple Modular Redundancy
CAS94-105, 93-100, 1995
Symbolic Transient Analysis of Electronic Circuits Based on Qualitative Reasoning
CAS94-114, 161-168, 1995
境界探索に基づく回路パラメータ設計手法
電子情報通信学会技術報告, CAS94-97, 47-53, 1994
ROUNDOFF NOISE MINIMIZATION FOR RECURSION SPECIFIED FULLY PIPELINING DIGITAL FILTERS
T HIRAKURA, M KANEKO
APCCAS '94 - 1994 IEEE ASIA-PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS, 225-230, 1994
A DISTRIBUTED RECONFIGURATION CONTROLLER FOR LINEAR ARRAY HARVEST PROBLEM - HIERARCHICALLY QUASI-NORMALIZED NEURAL APPROACH
S SUTIKNO, M KANEKO, M ONODA
1994 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 4, D67-D70, 1994
直線位相線形予測のめたの高速算法
電子情報通信学会春期全国大会, 1, 137, -, 1993
再構成を考慮したハイパーキューブPEネットワークのWSI実現
電子情報通信学会春期全国大会, 6, 246, -, 1993
外部端子情報を用いた発振故障診断手法の検討
電子情報通信学会論文誌, J76-A, 11, 1571-1582, 1993
寄生素子を原因とする発振故障の故障診断手法の基礎的検討
電子情報通信学会論文誌, 76-A, 9, 1294-1303, 1993
A Fast Algorithm for Linear Prediction with Linear Phase
Proc. 1993 IEICE Spring Conference, 1, 137, -, 1993
A Reconfigurable WSI Implementation of Hypercube Multiprocessors
Proc. 1993 IEICE Spring Conference, 6, 246, -, 1993
A NOVEL CAPACITOR PLACEMENT STRATEGY IN ASCCOT - AUTOMATIC LAYOUTER FOR SWITCHED-CAPACITOR CIRCUITS
M KANEKO, M MASUDA, T HAYASHI
1993 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS : PROCEEDINGS, VOLS 1-4 ( ISCAS 93 ), 2094-2097, 2094-2097, 1993
A Study on Fault Diagnosis for the Oscillation Fault Using Information from External Terminals
IEICE Transactions on Fundamentals of Electronics, J76-A, 11, 1571-1582, 1993
A Basic Study on Fault Diagnosis for the Oscillation Fault Caused By a Parasitic Element
IEICE Transactions on Fundamentals of Electronics, 76-A, 9, 1294-1303, 1993
A VERSATILE DUAL-MODE TRANSPOSITION LATCH ARRAY DESIGN FOR DCT IN HDTV APPLICATIONS
K DEJHAN, F CHEEVASUVIT, T TRISUWANNAWAT, M KANEKO
IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, 38, 4, 812-818, 1992
LIBRA - AUTOMATIC PERFORMANCE-DRIVEN LAYOUT FOR ANALOG LSIS
T OHTSUKA, H KUNIEDA, M KANEKO
IEICE TRANSACTIONS ON ELECTRONICS, E75C, 3, 312-321, 1992
AN OPTIMUM PLACEMENT OF CAPACITORS IN THE LAYOUT OF SWITCHED CAPACITOR NETWORKS
M KANEKO, K KAZUI, H KUNIEDA
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E75A, 2, 215-223, 1992
対数演算を用いた積和演算モジュール用オンライン誤り検出の一構成
電子情報通信学会論文誌, J75-D-I, 9, -, 1992
線形回路網の短絡故障診断における故障辞書作成手法
電子情報通信学会論文誌, J75-A, 1, -, 1992
Fault Tolerant VLSI Digital Signal Processing based on Junction Oriented System Equation
Proc. Asia-Pacific Conference on Circuits and Systems, 116-121, -, 1992
Two-Dimensional Quadrilateral Recursive Digital Filters with Parallel Structure -Synthesis and Processing-
IEICE Transactions on Fundamentals of Electronics, E75-A, 3, -, 1992
A Simple Approach of Logarithm Based On-Line Error Detection for Multiply-Add Module
IEICE Transactions on Information and Systems, J75-D-I, 9, -, 1992
Fault Diagnosis for Short Circuit Fault in Linear Analog Networks
IEICE Transactions on Fundamentals of Electronics, J75-A, 1, -, 1992
A Basic Study of Oscillation Fault Diagnosis for Analog Integrated Circuits
Proc. Asia-Pacific Conference on Circuits and Systems, 436-441, -, 1992
Fault Torerant VLSI Digital Signal Procession based on Junction Oriented System Equation
Proc. Asia-Pacific Conference on Circuits and Systems, 116-121, -, 1992
A Design Method of LDI Leapfrog Filters Having Maximum Numver of Matching Points
Proceedings of 10'th European Conference on Circuit Theory, -, 1991
積合器構成スイッチトキャパシタ回路の新しい状態変数モデル
電子情報通信学会論文誌, J71-A, 2, -, 1988
拡張された有界性に基づく低素子感度スイッチトキャパシタ回路の構成
電子情報通信学会論文誌, J71-A, 2, -, 1988
An Effective Mixed-Mode Circuit Simulator Using Dynamic Circuit Partition Process
IEICE Transactions, E71, 4, -, 1988
A Novel State Space Model for Switched Capacitor Networks
IEICE Transactions on Fundamentals of Electronics, J71-A, 2, -, 1988
Low Sensitivity Switched Capacitor Filter Design based on Extended Boundedness Property
IEICE Transactions on Fundamentals of Electronics, J71-A, 2, -, 1988
状態差分方程式に基づく浮遊容量不感スイッチトキャパシタ回路の構成
電子情報通信学会論文誌, J70-A, 1, -, 1987
Stray Insensitive Switched Capacitor Circuit Design based on the State Difference Equation
IEICE Transactions on Fundamentals of Electronics, J70-A, 1, -, 1987
スイッチトキャパシタ回路の等価SFG表現とその回路構成への応用
電子情報通信学会論文誌, J68-A, 11, -, 1985
New Signal Flow Graph Representation of Switched Capacitor Networks and its Application to the Stray-Insensitive Design
IEICE Transactions on Fundamentals of Electronics, J68-A, 11, -, 1985
スイッチトキャパシタ回路の位相幾何学的性貭
電子情報通信学会論文誌, J66-A, 11, -, 1983
Topological Properties on Switched Capacitor Networks
IEICE Transactions on Fundamentals of Electronics, J66-A, 11, -, 1983
スイッチトキャパシタ回路の随伴回路を用いた素子感度解析
電子情報通信学会論文誌, J65-A, 1, -, 1982
Sensitivity Analysis of Switched Capacitor Networks based on Adjoint Network Analysis
IEICE Transctions on Fundamentals of Electronics, J65-A, 1, -, 1982